WikipediaのI2Sの項目より
The bus consists of at least three lines:
(1) Bit clock line
(2) Word clock line (also called word select line or left right clock)
(3) And at least one multiplexed data line
You may also find the following lines:
(A) Master clock (typical 256 x bitclk)
(B) A multiplexed data line for upload
つまり、
(α) 3線(1)(2)(3)
(β) (1)(2)(A)(B)
といった接続、になりそーかな？
PS-AudioのI2S接続は、(β)タイプの4線タイプ。これをHDMIの4つの差動信号に割り振って伝送している。
BCK (1)
SDOUT (B)
LRCK (2)
MCLK (A)
SDTrans192も(β)タイプの4線タイプ、ただし名前がちょっと違う？
LRCK (2)
SDAT (B)
DCLK (1) (なんでDなんだろ？)
MCLK (A)
フィリップスのI2S bus specificationによると(α)の3線タイプで説明がされていて…おそらく…
SCK (1)
WS (2)
SD (3)
WM8741のデータシートを見ると…
LRCLK (2)
BCLK (1)
MCLK (A)
DIN(DINL/DINR) (B)
ってとこですかね…8fsモードとかよくわかりませんが…
SPDIFのレシーバーチップであるDIR9001なんかのデータシートは
SCKO (A)
BCKO (1)
LRCKO (2)
DOUT (B)
RATOKさんとこにも解説がありますね。
（α）のデータと（β）のデータをやりとりさせる方法については…どっかのってそうな気がするが…
なぜこんなこと調べてるのかって話は、まぁ、やりたい事が実現したらどっかで（笑）
＝＝＝追記＝＝＝
なんか、３線のSCKとDIR9001のSCKOが目的違っちゃってる感じもしますね…となるとアサインが違うのかしら…もっかいデータシート首っ引きで調べないとかな…
＝＝＝追記めもめも＝＝＝
左右のオーディオ信号、SDATA、DOUTとか表記されてるもの
→時分割で合成されて1本になってる場合が多い。
制御信号、LRCK、WS(Word Select)、Word Clockとか表記されてるもの
→上の信号を時分割するための信号。
各種クロック系で、SCLK（シリアルクロック)、BCLK、BCK(ビットクロック）とか表記されてるもの
→上記信号のタイミング取り
システムクロック、SCK（システムクロック）、MCLK（マスタークロック）とか表記されてるもの
→チップの動作クロック？
フィリップスのSCKがSCLKってことなんだろなぁ…
＝＝＝さらなる追記＝＝＝
よくよく眺めてたら、Buffalo II も3線ですな。4線あるかとおもってたら、1つはGNDだった。
トランスポート側のシステムクロックを利用しない（つまりボード上のクロックを優先する）なら3線でいい、って理解かな…
ふむふむ、なんとなく繋ぎこみが見えてきたぞ、っと
0 件のコメント:
コメントを投稿