まずは、D級チップのアナログ出力側の電源を独立させた方がいいよね、ということで、電源ラインの切り離しを検討。太いラインが這ってるので、これを切り離すのがいいですかね。ここに16Vくらいの安定化させた電源を繋ぐと色々改善される気がします。ついでに、1000uFの電解コンデンサにチップコンデンサがパラってますが、ここにもう少しコンデンサを繋げて特性改善を試みてもよいかも…
＃＃追記＃＃
あー、そうだよねぇ、Ｌ出力とＲ出力で別々の電源供給が当然いいですよねぇ…考えます、ハイ
＃＃追記終わり＃＃
次がプリ(OP)アンプを駆動する仮想GND回路、電源電圧の揺れに強いOPアンプを使うか、±6V近辺の電源を作って、きちんとしたGNDを繋ぐとよいかなぁ…どこに繋ぐかがまだ目途がたってませんが…表面実装されているTrの付近がそれかなぁ…ここは回路図とパターンをおいかけてみる予定。
あとは、D級チップのデジタル側用に3.3Vを作っている様子。これも考えた方がいいかなーと思いつつ…やっぱり探さないとわからんですがｗ
ついでに、ゲインを調べたらR17,R20がジャンパされているので26dbの設定ですね。変更すれば20dbから32dbまで制御できるようです。
デジタル系とアナログ系でGND切り離す…のは無理があるようですね。チップ的にはPGNDとSGNDが存在していて、切り離して使えるようにはなってますが、EPどーすんだろ、よーわからん…
と、データシートみてたら、外部クロック突っ込めますね、このチップ。通常は、別のチップからのスルークロックを入れて同期するためのものですが、ここに質のいいクロックいれたら面白いかもしれません。
後は、何ができそうかなぁ…
0 件のコメント:
コメントを投稿