クロック周りの思案中

Twitter上で某氏と雑談。

★現状
SDTrans384で22MHz/24MHzのNDKクロックを発振して利用、FPGAで4逓倍してHDMIor直接出力してBuffalo IIのクロック注入（CAPRICEの内部改造でも動作検証報告あり）

★将来的な方向として
90MHz/98MHzの水晶を発振させてES9018（Buffalo IIなりCAPRICE）に注入、そいつを4分周してトラポ側のクロックとして注入させて同期させる、という形になりそう。その場合、再生データに応じて90/98の切り替えが必要。CDPのみなら90MHzで固定しちゃえ、という方法論はあり。そうでないとしたら、トラポ側で再生サンプリング周波数を認識してI2Cなりの方法でクロックモジュールに伝送する必要あり。SDTrans384なら問題なくできるだろうけど、PCとかからやろうとすると、それなりの技術力が必要そう…

DSD信号に関して言えば、現状でもLowestでロックするようだが、できれば同期させてみたいところ。UDA基板はMCLK出してるので、これを直結して、後はDPLL/OSFをどこまで設定できるかの話になりそ…ただ、DSDはそんなに面倒な事をしてないようだから、90MHz台のクロックではなく、22MHzクロックでもなんとかなるんぢゃね？という意見あり。それで駆動できるなら、CAPRICEをそっち方向に改造しちゃうんだが…というわけで近日中にBuffaloIIで実験予定。それでダメなら逓倍ICを入れるか、90MHzで発振させたものをCAPRICに突っ込んで、4分周したものをUDAに放り込む方向かしらね…

このへんのクロック周りは電源の安定性が問題になりそうなので、できれば差動でやりたいところ…最後で変換するにしても…アイソレーションチップの性能を考えると、CAPRICEのそばで4分周するのも手かなぁ、とか思いつつ…クロックのアイソレーションってどうしましょｗ

んー、まだ思考が定まりませんが…この方面はまだまだやることが多いなぁ…

＝＝＝余談＝＝＝

100MHz超えるよーになると逓倍が普通に行われる（つーかそんな水晶ない）ってことで、逓倍はそんな忌避されることでもないのかもねー、という話はあり。実際測定してみないとなんとも、かの…手元の測定機器ではどーにもならんが…1GHzとかで普通に逓倍出来るようなチップなら、あんまり気にする必要はないのかもとか思いつつ